|
課程名稱 |
交換電路與邏輯設計
Switching Circuit and Logic Design |
|
開課學期 |
111-1 |
|
授課對象 |
電機工程學系 |
|
授課教師 |
盧奕璋 |
|
課號 |
EE2012 |
|
課程識別碼 |
901 32300 |
|
班次 |
03 |
|
學分 |
3.0 |
|
全/半年 |
半年 |
|
必/選修 |
必修 |
|
上課時間 |
星期四8(15:30~16:20)星期五8,9(15:30~17:20) |
|
上課地點 |
電二106電二106 |
|
備註 |
外系學生加選請於加退選時詢問授課老師，
限本系所學生(含輔系、雙修生)
總人數上限：80人 |
|
|
|
|
課程簡介影片 |
|
|
核心能力關聯 |
核心能力與課程規劃關聯圖 |
|
課程大綱
|
|
為確保您我的權利,請尊重智慧財產權及不得非法影印
|
|
課程概述 |
Basics of Digital Design |
|
課程目標 |
Bolean Algebra, Karnaugh Maps, Gates, Combinational Circuits, Latches, Flip-Flops, Sequentia Circuits |
|
課程要求 |
***Final letter grade will be given according to the distribution (A+: within top 8% among the total student body of four classes in whole)
***抄襲與被抄襲作業或考試作弊皆為零分 |
|
預期每週課後學習時數 |
|
|
Office Hours |
|
|
指定閱讀 |
C. H. Roth, Jr. and L. L. Kinney, Fundamentals of Logic Design, 7th edition, CENGAGE Learning. |
|
參考書目 |
|
|
評量方式
(僅供參考) |
|
No. |
項目 |
百分比 |
說明 |
|
1. |
Midterm |
37% |
|
2. |
Final |
37% |
|
3. |
Quiz |
18% |
|
4. |
Quartus |
8% |
|
|
|